在過去的大約十年中，全球的研究團(tuán)隊(duì)一直在嘗試開發(fā)用于量子信息處理的設(shè)備和硬件組件。這些新興設(shè)備中大多數(shù)的性能很大程度上取決于優(yōu)化的電路實(shí)現(xiàn)方式，可以使電路深度最小化。

實(shí)現(xiàn)此目的的一種可能方法是使用更昂貴，更復(fù)雜的本機(jī)門。事實(shí)證明，XY兩量子位閘對于減少通用電路的深度特別有希望，同時(shí)還可以改善量子處理器在特定問題上的性能。

Rigetti Computing的研究人員最近展示了使用XY糾纏門改善基于tansmon的超導(dǎo)量子位架構(gòu)的性能的潛力。在《自然電子》上發(fā)表的一篇論文中概述了他們的方法，該方法僅需要使用單個(gè)校準(zhǔn)脈沖。

進(jìn)行這項(xiàng)研究的研究人員之一尼古拉斯·迪迪埃(Nicolas Didier)博士說：“為了提高量子處理器的性能，提供能表達(dá)的本機(jī)門集合以減少從算法到硬件的編譯開銷是有利的。”告訴Tech Xplore。“特別是對于變分量子算法，它有助于具有連續(xù)的糾纏門系列。在這項(xiàng)工作中，我們開發(fā)了跨子量子比特上XY系列的有效實(shí)現(xiàn)。”

迪迪埃和他的同事們設(shè)計(jì)了一種新的策略，用于在基于跨門的超導(dǎo)量子位架構(gòu)中實(shí)現(xiàn)糾纏門。這種方法允許他們通過施加通量脈沖來控制體系結(jié)構(gòu)中qubit-qubit交互的相位。

“要生成完整的XY系列，我們只需將iSWAP門分成兩個(gè)√iSWAP門，并在兩者之間改變相位，” Didier說。“整個(gè)系列是通過僅對√iSWAP的脈沖進(jìn)行校準(zhǔn)而獲得的，它提供了一種有效的方法來定期重新調(diào)諧我們部署的量子處理器。(iSWAP = XY(π)和√iSWAP= XY(π/ 2)，iSWAP的平方根)。”

新策略使XY糾纏門能夠在其所應(yīng)用的超導(dǎo)系統(tǒng)中實(shí)現(xiàn)，并具有很高的保真度。Didier及其同事還證明了他們的方法可用于實(shí)現(xiàn)量子近似優(yōu)化算法，與僅基于CZ門的策略相比，可將電路深度減少約30%。

迪迪爾說：“我們生成的XY門系列的保真度在96%至99%之間。” “這些門在動(dòng)態(tài)最佳點(diǎn)上運(yùn)行，以減輕由于緩慢的通量噪聲引起的相移。我們還說明了QAOA算法上的本機(jī)門表達(dá)集的優(yōu)勢，表明將iSWAP和CZ結(jié)合使用可使門深度減少30%。 ”

這組研究人員提出的策略最終可以為性能更好，效率更高的量子信息處理器的開發(fā)提供信息。在他們的論文中，研究人員表明，他們的門分解策略可以擴(kuò)展到其他類型的本機(jī)門，這可以進(jìn)一步減小電路深度。

迪迪埃說：“我們的方法可以通過僅校準(zhǔn)兩個(gè)脈沖，擴(kuò)展到兩個(gè)相位的CPHASE系列的CPHASE系列和三個(gè)相位的CCPHASE系列的CCPHASE系列，與以前的實(shí)現(xiàn)相比，其深度減少了2-6倍。” “ Rigetti量子處理器的用戶可以嘗試使用我們的脈沖級控制界面Quil-T來減小編譯后的門深度。”